Pogled z vrha RISC-V
Iz sistema IAR sta bili objavljeni dve objavi v podporo vzpostavljanju močnega ekosistema za RISC-V. Prvi je bil s ponudnikom IP, SiFive, ki je sodeloval pri prikazovanju prejšnjih orodij za prevajanje in odpravljanje napak v nastavljivo jedro procesorja IP.
Pričakuje se, da bo integracija orodij in IP podprla razvijalce pri dobavi izdelkov in povečala uvedbo odprte, brezplačne arhitekture nabora navodil (ISA).
Anders Holmberg, glavni direktor strategije, IAR Systems, je dejal, da je cilj pomagati razvijalcem, da povečajo produktivnost in se osredotočijo na inovacije. "SiFive je vodilni v komercialni jedrni IP RISC-V, naša orodna veriga IAR Embedded Workbench pa je najbolj razširjena orodna veriga za gradnjo vgrajenih aplikacij," je dejal. Poudarek je na skalabilnem, učinkovitem siliciju po meri in razvojnih orodjih, ki ustrezajo izračunavanju delovnih obremenitev.
IAR Embedded Workbench za RISC-V bo na voljo sredi leta 2019. Orodna veriga trdi, da ponuja "vodilno kakovost, velikost in hitrost kode", kot tudi integriran odpravljalec napak s simulatorjem in podporo za odpravljanje napak v strojni opremi.
Programsko podjetje je tudi napovedalo partnerstvo s ponudnikom IP CPU, Andesom, za podporo jeder RISC-V, AndesCore N25 (F) / NX25 (F) in A25 / AX25, v IAR Embedded Workbench za RISC-V. Prva različica bo na voljo sredi leta 2019. Razširitev navodil AndeStar V5 in možnosti prilagajanja navodil Andes Custom Extension (ACE) bodo skupaj z Workbenchom za maksimiranje hitrosti kode in zmanjšanje velikosti kode za jedra RISC-V.
Avtomatizacija in računalništvo v realnem času
Codasip je naznanil zadnjo različico svojega orodja in novo jedro EOSC-V, optimizirano za Linux in računalništvo v realnem času.
Paket orodij Studio 8 omogoča razvijalcem, da napišejo opis procesorja na visoki ravni in samodejno sintetizira zasnovo (na sliki).
"Ko se specifikacija RISC-V ISA razvija in dodaja vedno večje število neobveznih razširitev arhitekture, postaja bistvena metodologija oblikovanja procesorjev, ki omogoča tako hitro arhitekturno raziskovanje kot tudi poenostavljeno ustvarjanje enostavno izvedljivega RTL-ja," je opazil Chris Jones, podpredsednik Marketing pri Codasipu. "Potreben je opisni jezik na visoki ravni procesorja, optimiziran za RISC-V," je dodal in predstavil nabor orodij.
Opis procesorja je napisan v jeziku opisovanja arhitekture CodAL, nato pa se samodejno sintetizira RTL, testna miza, navidezni modeli platforme in razvojni programski procesor (C / C ++ prevajalnik, odpravljalec napak, profiler) oblikovalca. Metodologija zmanjšuje porabo časa za vzdrževanje popolnega kompleta za razvoj programske opreme (SDK) z uporabo natančno (IA) procesorskega modela v CodAL to Time, ki bi bil sicer potreben za vzdrževanje popolnega SDK-ja, implementacija pa se znatno zmanjša zaradi metodologije, ki uporablja model natančno (IA) procesorja v CodAL za generiranje SDK in cikel natančen model za implementacijo.
Nove funkcionalnosti in funkcije za zbirko orodij za osmo generacijo vključujejo podporo za odpravljanje napak za LLVM in OpenOCB, Studio / CodeSpace integrirano razvojno okolje (IDE), ki temeljijo na Eclipse Oxygen, in več interaktivnih konzolov ter izboljšav preskusnih paketov in preverjanja za podporo uporabniško določenega RISC -V podaljški.
Družba je predstavila tudi 64-bitni procesor Bk7, ki je dodal družino Bk. Ima sedemstopenjski cevovod s predvidevanjem vej, neobvezno enoto za upravljanje celotnega pomnilnika (MMU) z navidezno podporo za operacijske sisteme, kot so Linux, priljubljene standardne razširitve RISC-V in industrijski standardni zunanji vmesniki.
To je trenutno najbolj zmogljiv procesor podjetja in je razvijalcem prilagodljiv za dodajanje navodil, registrov ali vmesnikov.
Studio 8 in procesor Bk7 bosta na splošno na voljo v prvem četrtletju 2019, takoj za zgodnjim dostopom do izbranih strank.
Microchip je sporočil, da svojemu Mi-V ekosistemu dodaja tisto, za kar meni, da je prva arhitektura RISC-V SoC FPGA v industriji. FPGA združujejo mikrosemiconduktorske PolarFire FPGA in mikroprocesorski podsistem, ki temelji na RISC-V ISA.
Pred vrhom je fundacija Linux napovedala sodelovanje s fundacijo RISC-V, da bi pospešila razvoj odprtega koda in sprejetje ISK RISC-V.